湖南
大家都知道，在5月份的時候，華為發布了韜定律。
韜定律不能說是與摩爾定律完全對立，其實是摩爾定律的一種補充。
摩爾定律主要指用晶體管微縮來實現芯片性能的提升，但晶體管密度不可能無限微縮的，晶體管也是是有物理極限的，而現在已經快到物理極限了。
于是華為提出用時間微縮來替代晶體管微縮。
因為晶體管微縮也是時間微縮的一種，本質上都是縮短信號轉換速度，讓芯片性能提升，這才是最直指本質理論。
而基于時間微縮，還有更多的方式方法，比如立體晶體管等等，反正只要想辦法讓時間微縮，就實現了芯片性能的提升了。
近日，華為半導體負責人何庭波，又發布了《面向多層級電子系統的時間縮微理論》論文，大家認為，這其實就是華為韜定律2.0版本了。
如果說5月份發布的是1.0版本，那么與上一個版本相比，這一版補充了大量工程落地細節、實測量化數據與產品演進路線，完善了韜定律的整個理論體系。
在這個2.0版中，增加了很多的圖片，覆蓋了τ 分層時空模型、LogicFolding 架構、鍵合界面截面、Unified Bus 互連架構、Hi-ONE 光引擎等核心技術。
之前華為已經說過，今年的麒麟芯片，會采用邏輯折疊技術，其晶體管密度會達到友商3nm的水平，那么其性能也會達到3nm芯片的水平，甚至更高。
那么接下來，我們就可以期待一下這款芯片的發布了，一旦真的如之前預告的那樣，采用DUV也實現了3nm芯片的性能，我想這將會是寫入芯片史冊的大事。
所以，9月份將發布的華為麒麟新款芯片，絕對是今年中國的自研芯片中，最值得期待的一款，甚至是全世界將發布的芯片中，最期待的一款，它的推出，或將改變整個芯片產業的格局，改變之前EUV壟斷的市場形式。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
