【論文分享】極端芯片減薄的熱代價：3DIC 熱點溫升可增加 8 倍

作者：Samson Melamed, Naoya Watanabe, Shunsuke Nemoto, Haruo Shimamoto, Katsuya Kikuchi, Masahiro Aoyagi

單位：National Institute of Advanced Industrial Science and Technology (AIST), Tsukuba, Japan

期刊：Microelectronics Reliability 79 (2017) 380-386

DOI：10.1016/j.microrel.2017.05.030

研究概述

這篇論文討論 3D 集成電路中一個很直接但容易被低估的問題：為了縮小 TSV 尺寸并降低垂直互連開銷，頂層芯片往往需要被大幅減薄；但硅本身是很好的橫向導熱通道，一旦硅襯底被減薄，熱點產生的熱量就更難先在芯片平面內擴散，再穿過下方低導熱材料到達散熱器。作者通過實測和熱仿真結合，研究了雙層 bump-bonded 3D 堆疊結構中片上加熱器的歸一化溫升隨頂層硅厚度變化的規律。

圖1.該圖比較了真實兩層 bump-bonded 堆疊結構與作者采用的簡化熱測試結構: 圖(a)中頂層芯片通過 underfill 和 bump joints 與下層連接；圖(b)中作者用 die attach film 替代 underfill/bump 層，并在下方加入低導熱石英襯底，以復現類似 3D 堆疊中較差的橫向散熱環境。

在未減薄芯片中，厚硅襯底可以作為低熱阻的橫向擴散層，把局部熱點的熱量先攤開，再通過下方結構傳到散熱器。芯片被減薄后，沿頂層硅橫向流動的截面積變小，橫向熱阻隨之增加；如果下方 underfill、bump joint 或 die attach film 的熱導率又遠低于硅，熱量就很難立即向下擴散，最終表現為更高的局部熱點溫升。

圖2說明：該圖展示了 2 mm x 2 mm 加熱器測試芯片的顯微照片，并在插圖中標出了加熱器與溫度傳感器的位置。中心區域是 100 um x 100 um 的電阻加熱器，由五條 4 um x 100 um 的 n+ 擴散電阻并聯組成；加熱器附近布置了四個二極管，用于測量離熱點不同距離處的溫度。

核心發現

測量與仿真吻合良好：當頂層硅厚度為 725 um、200 um、100 um 和 50 um 時，加熱器歸一化溫升的仿真誤差最大約 7.4%；即使在 20 um 極薄條件下，誤差也約為 13.2%，仍能用于趨勢判斷。結果顯示，隨著頂層硅從未減薄的 725 um 逐步降到 50 um 以下，熱點歸一化溫升開始快速上升；當厚度降到 10 um 時，最壞情況溫升約為未減薄時的 8.03 倍，最好情況也達到 6.17 倍。

圖 3. 該圖比較了不同頂層硅厚度下，加熱器與四個二極管位置處的歸一化溫升。散點為實測值，虛線為仿真值，橫坐標對應從加熱器中心向外經過四個二極管的路徑。圖中可以看到，硅越薄，熱點中心及其附近的溫升越高，溫度梯度也越明顯。

圖4. 該圖給出了加熱器歸一化溫升隨頂層硅厚度變化的仿真結果，并比較了石英底層最壞情況和硅底層最好情況。50 um 以下，溫升隨厚度減小急劇增加；10 um 時，石英底層約為 415.4 K/W，硅底層約為 300.1 K/W。

工程意義

這項研究提醒我們，3DIC 中 die thinning 不是單純的工藝尺寸優化。更薄的頂層硅確實有利于插入更小的 TSV，可能帶來更短互連和更低功耗；但它同時會削弱頂層硅的橫向熱擴散能力，使熱點更容易形成高溫尖峰。對于依賴 bump-bonding、underfill 或低導熱鍵合層的堆疊系統，這個問題尤其突出，因為熱點下方的低導熱層會阻礙熱量快速向下擴散。

總結與展望

論文最終給出的判斷很清晰：極端芯片減薄會顯著提高 3D 堆疊系統中熱點到散熱器之間的等效熱阻，并可能直接影響電路可靠性、時序閉合和長期壽命。雖然具體倍數會隨材料、熱點尺寸、TSV/bump 布局和散熱邊界條件變化，但從 725 um 減薄到 10 um 所帶來的 6 到 8 倍級溫升增加，足以說明熱設計必須在 3DIC 早期架構階段就被納入，而不能只在封裝后期補救。

為了方便各位查找過去的推文，特將本公眾號的部分歷史消息進行了匯總:

微納尺度傳熱

微信號 : gh_d8153fc04845