【科研進展】三維集成電路的熱管理：從納米尺度物理到系統(tǒng)級協(xié)同設(shè)計

摘要

熱管理已成為三維集成電路（3D IC）面臨的關(guān)鍵瓶頸。與二維芯片不同，堆疊結(jié)構(gòu)將熱量耗散限制在富含界面的后道工藝（back-end-of-line, BEOL）異質(zhì)結(jié)構(gòu)中——熱量必須穿越超薄介質(zhì)、多孔夾層以及大量金屬/介質(zhì)與鍵合界面。界面熱阻與薄膜尺寸效應往往主導著溫度升高與可靠性裕度。該工作從載流子-聲子弛豫路徑出發(fā)，系統(tǒng)闡述了納米尺度熱產(chǎn)生與輸運的物理機制，并提出了涵蓋材料、器件、架構(gòu)與系統(tǒng)層面的熱管理策略。

文章概況

一、熱產(chǎn)生的納米尺度物理

在三維集成電路中，熱量產(chǎn)生并非穩(wěn)態(tài)過程，而是一個多階段的能量級聯(lián)：電能首先轉(zhuǎn)化為高能熱載流子，載流子通過發(fā)射非平衡光學聲子弛豫，光學聲子再通過非諧衰減轉(zhuǎn)化為主導熱輸運的聲學聲子。這一過程存在顯著的時間尺度失配：電子-光學聲子發(fā)射時間僅約0.1 ps，而光學-聲學聲子衰減時間卻長達2–10 ps。光學聲子在此過程中充當瞬態(tài)能量儲庫，導致能量在光學模中堆積，形成瞬態(tài)熱瓶頸。

圖1.三維集成芯片的熱挑戰(zhàn)及管理策略示意圖

二、納米尺度熱輸運的三大瓶頸

準彈道輸運效應： 當器件特征尺寸小于聲子平均自由程時，傅里葉定律失效。在硅中，約40%的熱量由平均自由程超過1 μm的聲子攜帶；當這些聲子遭遇100 nm厚的三維層級時，長平均自由程模式被邊界散射截斷，有效熱導率大幅降低。

邊界散射與尺寸效應： 納米尺度下，物理邊界成為主要散射中心。表面粗糙度引起的漫散射將聲子有效平均自由程急劇壓縮；在高度受限的幾何結(jié)構(gòu)中，聲子態(tài)密度本身也會被修飾，降低熱載流子模式的群速度。

熱邊界電阻（TBR）： 三維堆疊架構(gòu)中，熱景觀主要由固-固界面的熱邊界電阻主導，源于不同材料間聲子態(tài)密度失配。弱范德華力鍵合的二維界面熱邊界導納（TBC）僅約5–25 MW·m?2·K?1，比共價鍵合或冶金結(jié)合的固-固結(jié)（約200–500 MW·m?2·K?1）低一個數(shù)量級。

圖2. 納米電子學中熱產(chǎn)生和輸運的基本機制

三、三維集成中的熱挑戰(zhàn)

熱約束： 隨著晶體管從FinFET演進至環(huán)繞柵極（GAA）納米片，有源區(qū)被超薄低熱導率介質(zhì)層層包裹，形成“熱籠”，將器件與主要散熱路徑解耦。在每時鐘周期約1 ns內(nèi)，熱穿透深度僅約10 nm，遠小于典型層級厚度，熱量逐周期積累直至達到穩(wěn)態(tài)。

電熱正反饋： 初始自熱升高晶格溫度，導致閾值電壓漂移與亞閾值斜率退化；泄漏功率隨溫度呈指數(shù)增長（P_leakage = B·e^(AT)），產(chǎn)生額外熱源。若散熱能力不足，溫度持續(xù)上升，最終引發(fā)熱失控。

層間熱串擾： 層間極端物理鄰近導致顯著熱串擾——一層熱量耗散會調(diào)制相鄰層的電學環(huán)境。邏輯層熱點可觸發(fā)上層SRAM陣列靜態(tài)噪聲裕度的局部降低，即使存儲層功耗很低。

累積熱阻與距熱沉距離： 距主熱沉最遠的層級經(jīng)歷垂直熱阻抗的累積增加，導致全局溫度分布嚴重不均勻。

圖3. 3D集成電路的熱挑戰(zhàn)

四、熱管理策略

材料層面：高熱導率介質(zhì)（如金剛石~2000 W·m?1·K?1、BAs~1000 W·m?1·K?1）、界面鍵合化學與夾層工程可調(diào)控TBC。二維材料（如石墨烯）提供強面內(nèi)熱導率，可作為橫向熱擴散層。BEOL兼容的低溫柔性鍵合（如納米晶Cu/Cu雙層，100°C下60分鐘實現(xiàn)直接鍵合）為垂直熱/電通道提供新路徑。

器件層面：器件幾何優(yōu)化、局部熱擴散層與熱通孔可縮短熱點至低溫區(qū)域的散熱路徑。hBN頂鈍化層已被證明可顯著降低AlGaN/GaN HEMT的晶格溫度與總熱阻。

架構(gòu)與系統(tǒng)層面： 熱感知布局規(guī)劃與層級排序、嵌入式微流體冷卻（已實現(xiàn)高達3000 W·cm?2的熱流密度耗散）、以及片上主動冷卻（如熱電子增強Peltier效應）共同構(gòu)成多層次熱管理方案。

圖4. 高導熱材料與熱測量

圖5. 器件層面與系統(tǒng)層面

五、單片三維集成（M3D）的特殊性

M3D通過后道工藝形成亞微米級單片層間通孔（MIV），密度超10?–10?/mm2。然而，≤400°C的BEOL熱預算限制了高導電材料的使用；非晶或多晶薄膜熱導率低，界面熱阻常超10?? m2·K·W?1。MIV同時充當并聯(lián)熱傳導路徑與共位焦耳熱源——其提供凈冷卻還是凈加熱，取決于附加垂直熱導與工作電流密度下電阻生熱的平衡。在代表性M3D條件下（熱流~10? W·m?2，直徑~100 nm），凈冷卻準則僅在通孔密度接近10?–10? mm?2時才能滿足。

圖6. 單片三維集成（M3D）

總結(jié)與展望

三維集成電路的熱管理本質(zhì)上是一個從納米尺度物理到系統(tǒng)級協(xié)同設(shè)計的跨層次問題。未來進展將取決于三大方向：（1）面向BEOL實際結(jié)構(gòu)的界面熱表征與緊湊電熱模型；（2）BEOL兼容的界面熱工程——表面活化、超薄ALD夾層、低溫柔性鍵合；（3）將通孔作為電熱結(jié)構(gòu)進行協(xié)同優(yōu)化——間距、幾何、金屬化與布局的聯(lián)合設(shè)計。最終，高功率密度三維系統(tǒng)的持續(xù)發(fā)展將依賴于從材料到系統(tǒng)的全鏈條協(xié)同設(shè)計。

https://pubs.acs.org/doi/full/10.1021/acsnano.6c01518

熱 知

李保文課題組公眾號｜rezhi2021

編輯｜段了了