4天的活4分鐘干完，英偉達、臺積電都在用的PCB設計AI智能體來了

近日，Cadence Design Systems（以下簡稱“Cadence”）推出了一款 AI 智能體 AuraStack，用于 PCB（印刷電路板）和先進封裝設計。Cadence 是全球主要的電子設計自動化軟件供應商之一，芯片公司通常使用這類軟件完成電路設計、驗證和物理實現。

工程師可以用自然語言告訴 AuraStack 設計目標，AuraStack 再調用 Cadence 旗下不同的軟件工具來規劃和執行電路設計，包括布局和虛擬測試等工作。

Cadence 稱，AuraStack 最高可以把產品上市時間縮短一半，并將單個任務效率提升 15 倍。該產品計劃在 2026 年內陸續推出，預計到 9 月完成部署。

今年以來，Cadence 已經陸續推出多個面向芯片設計的 AI 智能體。ChipStack 負責更廣泛的芯片設計任務，InnoStack 面向數字芯片實現與簽收，ViraStack 則服務于模擬和定制芯片設計。加上面向封裝和 PCB 的 AuraStack，Cadence 正在形成一套從芯片到整機系統的智能體產品組合。

AuraStack 瞄準的是電子產品開發中一個復雜、但自動化程度相對有限的環節。

在 PCB 和先進封裝設計中，工程師不僅要安排元器件的位置和連接方式，還要同時考慮信號、供電、散熱和機械結構等問題。這些工作通常由不同團隊分別完成，但彼此又會相互影響。例如，為解決散熱問題而移動芯片，可能導致線路重新布局，并產生新的信號或供電問題。如果問題在后期才被發現，設計就需要反復修改。

隨著 Chiplet（芯粒）、高帶寬存儲器等技術的發展，芯片、封裝和電路板之間的聯系變得更加緊密。芯片功耗會影響封裝散熱，封裝連接方式會影響信號傳輸，電路板供電則關系到整套系統的穩定性。分別優化各個環節，未必能得到最好的整機方案。

AuraStack 的一項重點能力，就是把電氣、熱和機械分析納入同一個持續優化的流程。在設計發生變化后，系統可以同步檢查信號完整性、供電、溫度、機械應力、跌落和振動等指標，再根據分析結果繼續調整方案，從而讓工程師更早發現一個設計選擇可能帶來的連鎖影響，減少后期的反復修改。

圖 | AuraStack 工作流程（來源：Cadence）

簡單來說，AuraStack 試圖改變電子工程師使用設計軟件的方式。過去，工程師需要分別操作多套工具，處理電路布局、供電、散熱、機械結構和可制造性等問題。現在，工程師可以先告訴 AI 想要什么，再由 AI 安排工作步驟、操作專業軟件并匯總結果。

AuraStack 被 Cadence 稱為“超級智能體”。與普通聊天機器人不同，它不只回答問題，而是可以將一個工程目標拆解成多個步驟，再協調不同的專業智能體和軟件工具執行任務。

例如，工程師可以提出這樣的要求：在不降低主要性能的情況下，把一款產品的成本降低 20%，同時控制電路板面積和功耗。

AuraStack 需要先理解這一目標，然后檢查現有設計，尋找可以替換或合并的元器件，評估不同方案對成本和性能的影響，再調用布局布線和仿真軟件驗證新方案。

例如，Cadence 在一次演示中展示了一位工程師要求 AuraStack 重新設計一款 5G 手機的電路板，以開發面向新市場的低成本版本。系統首先建議合并部分元器件，給出了一套預計可以節省 28% 成本的方案，隨后又找到一款價格更低、同時能夠與原有電路兼容的電源管理芯片。

該公司還公布了一些合作案例。汽車電子供應商 Forvia Hella 表示，一項涉及 300 個元件的布局任務過去最多需要 4 天，使用 AI 輔助布局后可以在 4 分鐘左右完成。

圖 | 布局實例（來源：Cadence）

臺積電則表示，在雙方此前開展的封裝基板自動布線合作中，部分客戶的生產率提高了 100 倍，結果質量接近人工布線。

英偉達也是 AuraStack 的早期合作方。Cadence 表示，結合英偉達加速計算平臺后，部分多物理場計算性能最高可以提升 20 倍。

除此之外，Socionext 和施耐德電氣等公司也參與了相關合作或早期應用。其中，Socionext 正在利用 Cadence 來加速半導體封裝和 PCB 設計工作流程的自動化和優化；施耐德電氣正與 Cadence 合作，運用 AI 驅動的設計自動化和工程專業知識，加速電子設計工作流程，并在工程團隊中擴展機構知識。

據悉，AuraStack 允許客戶選擇不同的大語言模型，包括 OpenAI、谷歌和 Anthropic 的模型，也可以使用開源模型。Cadence 將根據 AI 計算消耗收費，客戶同時仍需購買或使用其底層設計與分析軟件。這意味著，大語言模型主要承擔理解需求、制定計劃和調用工具的工作，真正的電路設計、物理仿真和工程驗證，仍然由 Cadence 的專業軟件完成。

如果 Cadence 的多款智能體產品能夠進一步打通，工程師未來可能不再需要逐一操作大量軟件，而是先定義性能、功耗、成本和可靠性目標，再由智能體組織不同工具進行設計探索和驗證。

1.https://www.forbes.com/sites/marcochiappetta/2026/07/15/cadence-expands-ai-agents-with-aurastack-for-pcb-and-advanced-chip-packaging/

2.https://www.reuters.com/business/cadence-rolls-out-ai-agent-speed-circuit-board-chip-packaging-design-2026-07-15/

3.https://www.cadence.com/en_US/home/tools/pcb-design-and-analysis/aurastack-ai-super-agent.html

運營/排版：何晨龍

注：封面/首圖由 AI 輔助生成