河北
5月27日-29日，2026第十屆集微大會在上海張江科學會堂隆重舉行，江蘇長電科技股份有限公司副總裁&技術服務事業部總經理吳伯平在大會首日啟幕的先進封裝與測試技術創新峰會上發表了題為《異質集成與協同設計》的演講，分享了長電科技在異質集成與協同設計領域的最新成果與實踐方案。
長電科技副總裁、技術服務事業部總經理吳伯平
吳伯平指出，“當前，隨著人工智能、高性能計算、6G通信等應用的爆發式增長，性能提升正在從制程驅動轉向封裝驅動。先進封裝的垂直、堆疊、異質異構集成已成為突破算力瓶頸、實現系統性能躍遷的重要途徑。”
接下來他介紹了長電科技的技術服務平臺，公司在先進封裝解決方案方面主要聚焦兩大支柱技術：第一支柱是面向超高密度集成的晶圓級封裝技術，涵蓋橋接互聯、RDL、3D垂直互連等核心能力。其本質是將不同制程、不同材料、不同功能的芯片，通過超高密度互聯架構整合成一個單一系統。第二支柱是SiP系統級模組，能夠實現從芯片到系終端制造統的靈活封裝。“支撐這兩大平臺落地的，是我們貫穿全流程的七大技術服務能力：設計、仿真、PDK、測試、QA、FA、系統級驗證。這七大環節環環相扣、缺一不可。封裝已不再是簡單的后端工序，而是與前段設計、中段制造深度耦合的系統架構工程，”吳伯平說道。
吳伯平在談到異質集成帶來的設計協同挑戰時稱：“在傳統單芯片設計流程中，設計數據相對封閉，工具鏈相對統一。但異質集成帶來了根本性問題：多元工藝和設計數據如何統一適配？我們的實踐路徑分為三步走，第一步是多源數據的歸一化治理；第二步是PDK的跨平臺適配與互操作；第三步是在DTCO與STCO框架下形成閉環優化。”
因此，異質集成的競爭，表面上是技術競爭，實質上底層是設計協同生態的競爭。誰能夠率先打通跨Fab、跨節點、跨工具鏈的數據壁壘，誰就能在先進封裝創新中占據先機。
從技術內核上看，先進封裝面臨著多物理場耦合、跨尺度建模與多尺度協同等難題。因此長電科技建立了跨尺度的協同仿真與耦合分析體系。從全局看，通過快速等效模型預測翹曲、應力應變、形變，指導版圖布局和劃片槽設計。從微觀布局看，在布線層關鍵結構進行精細化的應力提取，因為封裝應力和工藝殘存應力都可能導致納米級器件失效。在亞微米級，建立TSV通孔的精細物理模型，捕捉微米級以下的集中應力和裂紋風險。跨尺度的熱感知仿真優化工具，使長電科技能夠在早期預判制造風險，實現“左移”前置式可靠性設計。
吳伯平稱，長電科技正在積極與國內外主流廠商及本土創新企業合作，構建“封裝+仿真+AI”一體化智能設計平臺，我們的目標是讓AI成為工程師的副駕駛。
除了設計協同與仿真優化，熱管理同樣是異質集成不可回避的核心挑戰。吳伯平指出，熱管理已成為3D異質集成時代的關鍵挑戰。長電科技堅信未來高性能芯片的散熱設計將與電路設計同等重要，甚至在架構定義階段就要同步介入。為支撐這一趨勢，長電科技構建了完整的熱分析、熱管理與驗證技術體系。
作為面向未來的前瞻性布局，吳伯平還以System on Wafer（SoW，晶圓級系統）作出展望。他表示，SoW通過晶圓級中介層實現裸片高密度互連，上下配置冷卻板及冷卻模塊，底面通過凸點陣列與VRM及連接器實現供電和對外互連。這種架構具備超高密度、超高性能、高效散熱、高可靠性和設計靈活性等優勢，可適配多元算力需求。SoW代表了高性能計算的重要發展方向之一。
最后，吳伯平總結說道，“先進封裝已不再是后道工序，而是系統架構創新的戰略核心。長電科技作為業內領先的封測企業，將持續投入設計仿真、工藝驗證等全面技術能力，以開放協同的姿態，與客戶和上下游伙伴共同建立異構集成的產業生態。”
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
