Marvell押注下一代光芯片

公眾號記得加星標??，第一時間看推送不會錯過。

AI大模型與生成式AI的全面爆發，正在將全球算力基礎設施推向一場前所未有的帶寬革命。

數據中心內部流量呈爆炸式增長，光模塊迭代節奏持續提速——從400G、800G快速普及，正向1.6T、3.2T超高速世代全面邁進。

然而，行業高速發展的背后，一個殘酷的現實正在浮現：傳統硅光子技術的短板正在暴露——尺寸降不下來、帶寬上不去、功耗壓不下去。硅光子、薄膜鈮酸鋰等主流技術紛紛逼近物理極限。

CPO風口之下，硅光子物理邊界凸顯

隨著AI運算規模持續擴張，數據中心正面臨嚴峻的功耗與傳輸帶寬瓶頸。傳統可插拔光模塊的電信號傳輸距離與能效已逐漸逼近物理天花板。

在這一背景下，英偉達、AMD、博通等主要AI芯片供應商正在加速采用共封裝光學（CPO）技術，試圖通過將GPU與光學引擎盡可能緊密地集成在同一封裝內來壓低功耗與延遲時。

CPO將高速光引擎與交換芯片或大規模AI計算芯片通過先進封裝技術集成在同一封裝基板內，把高速電信號傳輸限制在毫米級的近距離范圍內，中遠距離傳輸則交由光纖完成。相較于傳統可插拔光模塊，CPO功耗可降低40%以上，帶寬提升3倍，延遲縮短50%，從根源上解決了傳統方案功耗高、信號損耗大、帶寬受限的痛點，被視為破解AI算力互連帶寬瓶頸的核心方案。

而硅光技術憑借與半導體產業的高度融合、出色的集成潛力和成本優勢，已成為CPO大規模商用的主導性路徑。硅光的成熟度直接決定了CPO的性能水平、成本控制與產業化速度，兩者形成了緊密的技術共生關系。

但進入AI算力時代，硅光子的固有物理短板正在被極速放大，瓶頸集中在電光調制器這一核心器件上。

有研究指出，由于衍射極限在內的多種因素，基于硅光子學的調制器在小型化和速度提升方面存在根本性的局限性。傳統硅光子調制器受限于衍射極限與“調制效率-帶寬-光損耗”制衡關系，主流器件長度達3000至5000微米，工作帶寬僅60GHz左右。龐大的器件尺寸占用了封裝與芯片的寶貴空間，帶寬天花板明顯，無法匹配超高速迭代需求。

后續行業普及的薄膜鈮酸鋰技術雖實現了800G至1.6T的規模化落地，但在3.2T及以上超高速場景中同樣逼近材料與物理極限。

后續行業興起的薄膜鈮酸鋰（TFLN）技術，雖然憑借優異的電光特性支撐了800G–1.6T的規模化落地，但在3.2T及以上超高速場景中，同樣在逼近材料與物理極限，帶寬密度不足、功耗偏高的問題難以根治。

簡單來說：現有技術已經摸到了天花板，而AI算力的帶寬需求還在持續暴漲。行業亟需一條全新的技術路徑，來打破這一困局。

等離子體激元：突破衍射極限的下一代光調制技術

在此背景下，一項長期被視作前沿基礎研究的技術正走向產業化舞臺——等離子體激元，英文名Plasmonics。

憑借突破光學衍射極限的獨特能力，等離子體激元可將光場壓縮至納米尺度，實現超高速、超小型、超低功耗的光信號調制，成為支撐3.2T及下一代6.4T超高速光模塊的核心備選方案。

拋開復雜的物理公式，等離子體激元的原理其實非常直觀。

在常規介質中，光線傳播嚴格受光學衍射極限約束，無法壓縮到自身波長的1/2以下，這也是傳統光器件體積龐大、帶寬受限的核心根源。而在金屬材料中，原子外層電子脫離原子核束縛，形成可自由流動的自由電子氣。當入射激光照射至金屬-介質界面時，會驅動自由電子發生同步集體振蕩，讓光子與電子深度耦合，形成表面等離激元極化子（SPPs）。

表面等離激元（SPP）在金屬-介電界面的物理圖景 | 圖源：Polariton

這一耦合效應的核心價值只有一個——打破衍射極限。它能將原本微米級傳播的光場，強行壓縮至數十納米的極致尺度，同時大幅增強局部光場強度。

通俗來講：傳統光是大面積漫傳播，等離子體激元是定點納米聚焦，用極小的空間鎖住光能，實現超快信號響應。這也是等離子體激元能夠同時解決光通信“尺寸、帶寬、功耗”三大痛點的底層核心邏輯。

POH路線：兼容硅光產業體系的最優解

等離子體激元技術產業化的核心載體，是基于金屬-介質波導的調制方案，其中POH（Plasmonic Organic Hybrid，等離子體有機混合）技術路線的等離激元調制器，是目前最具落地潛力的技術路線。

據了解，該方案在傳統硅光子工藝基礎上，引入金屬-介質納米波導結構，填充高性能有機電光材料——它不需要重構現有硅光子產業體系，可兼容成熟晶圓代工工藝，低成本實現規模化量產，產業化門檻極低。

依托表面等離激元極化子的強光場約束效應，POH等離子體調制器實現了三大維度的顛覆性突破：

• 極致微型化：傳統硅光子調制器長度為毫米級，而等離子體調制器原型長度僅約10微米，器件尺寸直接縮減300–500倍。極致緊湊的器件結構，徹底解決了高速光模塊、CPO共封裝光學的高密度集成難題，大幅提升芯片封裝空間利用率。

• 超高速帶寬：納米級強光場有效縮短了電光響應時間，器件工作帶寬從傳統的60GHz躍升至1THz（1000GHz）級別，速率提升超10倍，可輕松支撐3.2T、6.4T及未來更高速率的光模塊迭代。

• 超高能效比：相較于當前主流的薄膜鈮酸鋰方案，POH等離子體激元技術的帶寬密度提升5–10倍，單位比特功耗降低3–5倍，是目前已知同時兼顧超高帶寬、超低功耗、超小體積的最優光電調制方案之一。

針對行業普遍擔憂的光損耗問題，由于等離子體調制器器件極短，光在高損耗區域的傳輸距離被壓縮到極致，整體插入損耗被有效控制，對信號誤碼率、傳輸穩定性的影響極低，完全滿足商用通信指標要求。

在具體落地場景中，等離子體硅光子光引擎展現出極強的適配性：CPO/機柜短距互聯場景下，以極小體積實現超高帶寬、超低延遲，完美適配AI集群高密度、高并發的算力傳輸需求；跨機柜/數據中心長距場景下，可打造緊湊型ZR/ZR+高速光模塊，在提升傳輸帶寬的同時降低長距傳輸功耗。

更關鍵的是，等離子體激元技術基于成熟硅晶圓工藝迭代升級，無需新建產線，可快速落地，大幅降低數據中心總擁有成本。

Marvell收購Polariton：拿下等離子體激元商用化第一張船票

2026年4月，美國半導體巨頭Marvell Technology宣布收購瑞士高速光芯片企業Polariton Technologies。這筆交易迅速成為光通信行業焦點，Marvell正式將等離子體激元這一前沿調制技術納入麾下。

Polariton Technologies成立于2019年，脫胎于蘇黎世聯邦理工學院（ETH Zurich）科研團隊，是全球率先實現等離子體電光技術商業化的企業。該公司擁有自研原型產線、獨家專利與成熟技術方案，產品覆蓋高速光通信、精密測試測量、量子信息等多個領域。

據公開信息，2026年2月，也就是被收購前兩個月，Polariton公司已向多家頭部光模塊廠商交付等離子體調制硅光發射芯片，單通道速率可達400G及以上，技術正式進入商用評估階段。其等離子體調制器電光帶寬超110GHz，實測單通道速率突破400Gbit/s，器件體積更小、寄生電容更低，目標將400G通道功耗控制在0.5pJ/bit以內。

與傳統硅光子技術相比，等離子體激元技術通過在金屬-電介質界面操控電子振蕩來實現光調制，能夠在更緊湊的尺寸下運行，并顯著降低每比特能耗——這一特性對功率密度和空間限制都極為嚴苛的大規模AI工廠、CPO規模化應用而言，意義尤為重大。

Marvell在官方新聞稿中明確指出，隨著AI工作負載推動帶寬需求呈指數級增長，數據中心架構正不斷演進，對更高性能的光互連提出了迫切需求——尤其是在橫向擴展（scale-across）和DCI（數據中心互連）場景。雖然行業正在向1.6T連接過渡，但3.2T及更高標準已在推進中，實現這些下一代性能水平需要在器件層面進行創新。

Polariton的等離子體調制技術專為下一代相干光互連和DCI設計，包括ZR和ZR+應用，能夠在高度緊湊的外形尺寸內實現超高速、高能效的光信號傳輸。通過將等離子體激元與硅光子集成，該技術可擴展光互連的性能邊界，支撐相干光和光互連解決方案的持續升級。

Marvell數據中心事業部總裁Sandeep Bharathi表示："Polariton的加入以差異化的調制技術和高度專業化的團隊擴展了我們的光學路線圖。這項投資體現了我們致力于在多種技術路線上進行創新，以鞏固我們在高速連接領域的領導地位。"

消息發布后，Marvell股價一度上漲超6%。市場普遍認為，此次收購疊加Marvell在AI芯片領域的布局預期，共同推動了投資者的樂觀情緒。

Marvell全棧互聯版圖成型

收購Polariton并非Marvell在光互連領域的孤立動作，而是其構建全棧互連技術版圖的關鍵一環。經過多年自研與并購，Marvell已經構建起覆蓋“封裝內→服務器→機架→數據中心內→跨數據中心”這一全場景、端到端的互聯芯片棧。

在毫米級互聯層面，Marvell通過die-to-die接口實現芯粒間通信，配合CPO技術將光接口直接集成到芯片封裝內。此前收購的Celestial AI專注于光子架構技術，其產品研發已結束并進入量產籌備階段。

在短距互聯方面，Marvell依托2021年收購Inphi獲得的技術底座，構建了深厚護城河：在PAM4 DSP領域從400G到800G到1.6T再到3.2T始終保持技術領先。

2026年3月，Marvell推出業界首款1.6T ZR/ZR+可插拔光模塊與2nm相干DSP，支持數據中心間百公里至千公里級的長距離傳輸，其中Aquila是業界首款O波段1.6T Coherent-lite DSP。

在交換芯片層面，Marvell發布了業界首款專為AI設計的102.4Tbps交換芯片Teralynx T100，采用3nm制程，典型功耗低于1000W。

圖源：投研視界

在高速電互連與內存擴展領域，Marvell擁有112G/224G/256G SerDes IP、PCIe 8.0、Die-to-Die裸片互連IP，以及Structera CXL系列內存擴展芯片，打通GPU與池化內存的高速連接。

值得關注的是，2026年3月英偉達宣布向Marvell投資20億美元，將Marvell納入NVLink Fusion生態體系。這一合作進一步強化了光互聯作為AI基建核心連接方式的高確定性。

簡而言之，電層從SerDes、Retimer、CXL到交換芯片，光層從TIA/驅動、DSP到硅光子光引擎，Marvell已經形成了完整的端到端布局。

Marvell營運長Chris Koopmans在COMPUTEX 2026期間透露，互連業務是Marvell當前最重要的增長引擎，該業務2025年成長約42%，2026年預估成長50%。

在這一龐大版圖中，等離子體激元技術扮演著“補全最后一塊拼圖”的角色。

該技術不是要替代硅光子，而是與之形成深度協同：等離子體調制器可直接集成到現有硅光子平臺上，利用成熟的硅晶圓代工工藝進行規模化生產。在CPO場景中，等離激元的納米級尺寸完美適配高密度集成需求；在長距DCI場景中，其超低功耗特性可顯著降低傳輸能耗。

通過將Polariton的等離子體技術與Marvell現有的硅光子及DSP能力深度融合，Marvell將構建起從電光轉換、光子集成到交換芯片的全鏈條端到端互連解決方案。

AI光互聯的技術迭代路徑清晰可見：2023年100G/400G時代由傳統硅光子主導；2024至2025年薄膜鈮酸鋰規模化商用；而2026年，POH等離激元技術正從實驗室走向產業化，成為3.2T及以上高速光模塊的核心支撐。

從硅光子、鈮酸鋰到等離子體激元，光通信技術的迭代本質，是不斷突破物理極限、適配算力升級的過程。

在AI算力爆發的關鍵節點，傳統光電技術已然觸頂，而等離子體激元技術憑借納米級尺寸、THz級帶寬、超低功耗、可規模化量產四大核心優勢，完美承接了3.2T及未來超高速光互聯的產業需求。

當然，這一技術仍處于商用化早期，有機電光材料的長期高溫可靠性、大規模晶圓良率等問題，仍需要產業持續驗證。短期來看，等離子體激元不會全面替代成熟硅光子方案，而是定位高端升級路線，兩條技術路線將長期并存、差異化覆蓋不同客戶需求。

但毋庸置疑的是，2026年正在成為產業分水嶺。隨著Marvell將Polariton納入全棧互聯版圖，POH等離子體激元技術正從前沿研究加速邁向產業剛需，成為業界值得關注的破局力量之一。

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4471內容，歡迎關注。

加星標??第一時間看推送

求推薦