華為放出逆天大招！

今天華為又高調(diào)干了一件大事，宣布發(fā)布——韜（τ）定律。

華為自2023年手機(jī)業(yè)務(wù)回歸以來(lái)，從未如此高調(diào)的在芯片業(yè)務(wù)上進(jìn)行新技術(shù)的發(fā)布。

既然出手了，那肯定是不同尋常的。

事實(shí)上也確實(shí)如此，據(jù)業(yè)內(nèi)判斷，這可能是半導(dǎo)體行業(yè)上一次劃時(shí)代的產(chǎn)業(yè)變革。

類(lèi)似于AI芯片的先進(jìn)封裝，存儲(chǔ)芯片的3D堆疊。

從此跳出摩爾定律，完全改變了傳統(tǒng)芯片行業(yè)的進(jìn)化迭代路徑。

因此隨著消息傳出，今天整個(gè)半導(dǎo)體板塊都沸騰了，大漲4.67%，20多只個(gè)股漲停。

要讀懂“韜定律”的顛覆性，必須先明白摩爾定律的“困境”。

半個(gè)世紀(jì)前，英特爾創(chuàng)始人戈登·摩爾提出：芯片上的晶體管數(shù)量每18個(gè)月翻一番，性能同步翻倍、成本減半。

這一定律主導(dǎo)半導(dǎo)體產(chǎn)業(yè)60年，從微米到納米，從130nm到3nm，人類(lèi)靠“把晶體管密度越做越小”，締造了數(shù)字文明的輝煌。

但如今，摩爾定律已走到盡頭，兩大瓶頸無(wú)解：

1，物理極限。

當(dāng)制程逼近3nm、2nm，晶體管尺寸僅幾十個(gè)原子寬度，量子隧穿效應(yīng)開(kāi)始作祟。

由于電子不受控制地“穿墻漏電”，導(dǎo)致芯片功耗飆升、穩(wěn)定性暴跌。

簡(jiǎn)單來(lái)說(shuō)，芯片無(wú)法再往下縮了。

繼續(xù)縮，芯片就會(huì)失效。

2，成本爆炸。

先進(jìn)制程的燒錢(qián)速度太夸張了——

3nm晶圓廠的投資要超過(guò)200億美元，是7nm的2倍、14nm的4倍；

單顆3nm芯片的設(shè)計(jì)成本突破了10億美元，但良率僅50%左右。

即使放眼全球，能扛住這種投入的，如今也只剩下了臺(tái)積電、三星、英特爾3家。

中國(guó)半導(dǎo)體如果單靠本土市場(chǎng)，是很難消化這種天價(jià)投入的。

但AI大模型、自動(dòng)駕駛、高性能計(jì)算對(duì)先進(jìn)芯片驅(qū)動(dòng)的算力需求又在持續(xù)增長(zhǎng)。

一邊是摩爾定律紅利的困境，一邊是算力需求的井噴，這就導(dǎo)致全球半導(dǎo)體產(chǎn)業(yè)近年來(lái)都在思考如何走出新路。

于是就有了臺(tái)積電主導(dǎo)的“先進(jìn)封裝技術(shù)”，存儲(chǔ)芯片行業(yè)盛行的“3D堆疊技術(shù)”。

以及，這一次華為的“韜定律”技術(shù)。

但它們之間，也是有區(qū)別的，咱們分別講一下。

1，臺(tái)積電的先進(jìn)封裝。

又叫CoWoS、3DFabric，“積木式集成”。

就是把不同芯片（邏輯+存儲(chǔ)）拼在一起，靠封裝拉大帶寬、降低延遲，但不改變單芯片的內(nèi)部設(shè)計(jì)。

說(shuō)的形象點(diǎn)，就是一座城市里，不重新蓋樓，而是把幾棟樓用超級(jí)天橋+高速電梯連起來(lái)，樓內(nèi)結(jié)構(gòu)不變。

但通過(guò)這種方式，可以縮短大樓之間的通勤速度。

2，存儲(chǔ)行業(yè)的3D堆疊

采用這種技術(shù)的包括3D NAND、HBM芯片。

通過(guò)層層堆疊的方式，提升芯片的存儲(chǔ)密度和容量。

比如3D NAND，現(xiàn)在已經(jīng)發(fā)展到了300多層，比如HBM，就是用幾十層DRAM進(jìn)行堆疊的。

你可以看作是城市里的一棟摩天大樓，越建越高，從而住進(jìn)更多的人。

3，華為“韜定律”。

這是邏輯芯片設(shè)計(jì)的全新方法論。

放棄死磕晶體管的尺寸密度，轉(zhuǎn)而系統(tǒng)性降低信號(hào)延遲（時(shí)間常數(shù)τ），通過(guò)邏輯折疊，主動(dòng)縮短關(guān)鍵信號(hào)路徑。

比如，通過(guò)邏輯、緩存、互連、供電的全棧3D化+時(shí)間優(yōu)化，讓14/7nm的成熟制程芯片，也能實(shí)現(xiàn)3nm等效密度的效果。

說(shuō)的形象點(diǎn)——

就是把整個(gè)城市的規(guī)劃，從平面攤大餅，改成立體交通+垂直城市。

通過(guò)高架橋、快捷路、優(yōu)化紅綠燈等方式，讓車(chē)流速度大幅提升。

而不是傳統(tǒng)的加密路網(wǎng)，導(dǎo)致路越修越窄，縮到原子級(jí)那么窄，車(chē)都走不了。

所謂“邏輯折疊”，就是打破傳統(tǒng)芯片的2D平面布局，將數(shù)字電路垂直堆疊，像“折紙”一樣把平面電路折起來(lái)，縮短關(guān)鍵信號(hào)路徑50%以上。

是否很玄幻？

根據(jù)華為在發(fā)布會(huì)上提供的PPT，預(yù)計(jì)今年三季度發(fā)布的新一代Mate系列旗艦手機(jī)，就是采用韜定律技術(shù)研發(fā)的麒麟2026芯片。

這款麒麟2026，密度達(dá)238 MTr/mm2，也就是每平方毫米2.38億個(gè)晶體管，相比傳統(tǒng)平面設(shè)計(jì)提升了53.5%。

對(duì)比同行，相當(dāng)于接近臺(tái)積電3nm的水平，高于三星3nm的初代工藝水平。

也就是說(shuō)，采用韜定律的華為新一代麒麟芯片，即使依然是傳統(tǒng)成熟制程工藝，但也追上了臺(tái)積電的3nm了。

相當(dāng)于彎道超車(chē)，完全擺脫了沒(méi)有先進(jìn)EUV光刻機(jī)的困擾。

你就說(shuō)，逆不逆天吧！

不相信？

反正PPT數(shù)據(jù)已經(jīng)高調(diào)公布，業(yè)內(nèi)已經(jīng)傳出9月份新一代Mate手機(jī)上市的消息了。

按常規(guī)流程，這會(huì)芯片肯定已經(jīng)流片成功，甚至已經(jīng)在量產(chǎn)線上了。

否則不會(huì)高調(diào)召開(kāi)這場(chǎng)發(fā)布會(huì)的。

既然高調(diào)召開(kāi)發(fā)布會(huì)，按華為的作風(fēng)，肯定是100%打包票的，甚至都不怕美國(guó)的制裁了。

另外，按照華為公布的其它幾個(gè)數(shù)據(jù)，這個(gè)技術(shù)不是華為突然研發(fā)出來(lái)的，而是在過(guò)去6年時(shí)間里不斷打磨成熟的結(jié)果。

過(guò)去6年，華為已經(jīng)運(yùn)用韜定律的思路，在381款芯片的局部設(shè)計(jì)上進(jìn)行了試驗(yàn)和改進(jìn)，覆蓋手機(jī)、服務(wù)器、IoT等領(lǐng)域。

到今天，其技術(shù)成熟度已經(jīng)通過(guò)了大規(guī)模產(chǎn)業(yè)化驗(yàn)證。

這款麒麟芯片，屬于是全面運(yùn)用韜定律的設(shè)計(jì)，性能又一次出現(xiàn)飛躍，所以才高調(diào)發(fā)布的。

按照華為的規(guī)劃，到2031年，基于韜定律的高端芯片，可以實(shí)現(xiàn)每平方毫米4億個(gè)晶體管。

而根據(jù)臺(tái)積電的規(guī)劃，目前在研發(fā)中的，預(yù)計(jì)2028年量產(chǎn)的1.4nm制程技術(shù)，也不過(guò)是每平方毫米3.2億個(gè)晶體管。

可見(jiàn)，有EUV光刻機(jī)固然好。

沒(méi)有，也完全不影響中國(guó)先進(jìn)芯片的不斷迭代。

所謂用“光刻機(jī)鎖死中國(guó)芯片發(fā)展”的話，可以扔到太平洋里去了。

說(shuō)說(shuō)對(duì)A股的影響。

韜定律的落地，不是單一技術(shù)突破，而是從器件、電路、芯片到系統(tǒng)的全產(chǎn)業(yè)鏈革命。

其中，先進(jìn)封裝、成熟代工、半導(dǎo)體設(shè)備、AI芯片、高速互連材料受益程度最大。

1，先進(jìn)封裝。

邏輯折疊，本質(zhì)是邏輯芯片的3D堆疊+垂直互連，要落地就得靠先進(jìn)封裝工藝，因此這個(gè)環(huán)節(jié)可能彈性最大。

長(zhǎng)電科技，全球封測(cè)龍頭，擁有高密度3D堆疊技術(shù)，麒麟主力封測(cè)供應(yīng)商，直接受益邏輯折疊量產(chǎn)。

通富微電，2.5D/3D異構(gòu)封裝龍頭，華為封測(cè)供應(yīng)商。

甬矽電子，華為先進(jìn)封裝供應(yīng)商，深度切入麒麟供應(yīng)鏈。

華天科技，擁有Chiplet三維封裝技術(shù)。

2，成熟制程代工。

韜定律主打“時(shí)間縮微”，14nm、7nm（N+2）成熟制程是主力，讓成熟產(chǎn)能從“低端”升級(jí)為“高端主力”，有利于訂單爆發(fā)、毛利率提升。

中芯國(guó)際，華為芯片代工龍頭，也是邏輯折疊技術(shù)的核心代工伙伴。

華虹公司，第二大芯片代工龍頭，今年開(kāi)始14nm制程量產(chǎn)落地。

3，半導(dǎo)體設(shè)備。

無(wú)論是邏輯折疊，還是3D堆疊，工藝流程都比平面制造復(fù)雜得多，對(duì)刻蝕、沉積、清洗、鍵合、測(cè)試等設(shè)備的需求都會(huì)大增。

但沉積和清洗環(huán)節(jié)，彈性相對(duì)更大，因?yàn)橐坏╇娐氛郫B起來(lái)，就需要在工藝上反復(fù)沉積多層薄膜，且每層都要進(jìn)行超高潔凈清洗。

拓荊科技，薄膜沉積（PECVD）龍頭。

盛美上海，清洗、電鍍?cè)O(shè)備龍頭。

4，AI芯片設(shè)計(jì)。

一旦韜定律的邏輯折疊路線走通，AI芯片性能獲得大幅提升，就相當(dāng)于讓國(guó)產(chǎn)算力芯片擺脫了制程限制，國(guó)際競(jìng)爭(zhēng)力大幅提升。

寒武紀(jì)，僅次于華為的AI芯片龍頭，預(yù)計(jì)也將受益韜定律算力革命。

海光信息，CPU+DCU龍頭，同樣受益于邏輯折疊技術(shù)賦能。

5，高速互連/基板/材料。

3D堆疊需要高精度基板、高速互連芯片等，相關(guān)零部件需求大增。

深南電路，F(xiàn)C-BGA基板+高端PCB龍頭，昇騰服務(wù)器核心供應(yīng)商。

瀾起科技，內(nèi)存接口芯片龍頭，高速互連核心標(biāo)的。

總的來(lái)看，摩爾定律的時(shí)代正在逐步走向黃昏。

近年來(lái)各種先進(jìn)封裝、3D堆疊技術(shù)層出不窮，華為的韜定律技術(shù)也是類(lèi)似的解題思路。

半導(dǎo)體產(chǎn)業(yè)走到今天，確實(shí)是進(jìn)入了大變革時(shí)代。

如果華為能夠?qū)⑦@條路走通，那就是給中國(guó)的芯片產(chǎn)業(yè)打開(kāi)了一扇開(kāi)啟黃金時(shí)代的大門(mén)，重要意義怎么強(qiáng)調(diào)都不為過(guò)。

即使不想那么長(zhǎng)遠(yuǎn)，從短期來(lái)看，下半年9月份，華為新手機(jī)上市也是基本確定的了。

這個(gè)過(guò)程中，肯定會(huì)有一輪行情。

只是沒(méi)想到，華為今年這么早，就端上了一份大餐。