河南
快科技7月23日消息，在Advancing AI 2026大會正式開幕前幾個小時，AMD已在舊金山會場外掛出巨幅橫幅，展示了基于Zen 6架構(gòu)的EPYC Venice旗艦處理器，還有博主現(xiàn)場拍攝了這顆芯片。
EPYC Venice擁有256核512線程，是首批進(jìn)入臺積電2nm工藝量產(chǎn)的HPC產(chǎn)品，采用8顆大型計(jì)算芯粒（CCD）加2顆更大尺寸I/O芯粒的封裝方案。
每顆CCD內(nèi)含32個核心，分為兩個16核復(fù)合體，居中的兩顆I/O芯片面積可觀，集成了PCIe 6.0、UCIe、DDR5等多項(xiàng)控制器。
工藝方面，Venice是臺積電2nm工藝首個進(jìn)入量產(chǎn)爬坡的HPC芯片，2nm節(jié)點(diǎn)從FinFET轉(zhuǎn)向GAA晶體管架構(gòu)，在同等功耗下性能提升10-15%，同等性能下功耗降低25-30%，晶體管密度提升最高15%。AMD曾表示Venice相比前代實(shí)現(xiàn)超過70%的性能與能效提升，線程密度增加超過30%。
這顆芯片面向的正是Agentic AI和強(qiáng)化學(xué)習(xí)工作負(fù)載帶來的CPU需求暴漲。AMD將Venice封裝進(jìn)Helios AI機(jī)架，直接對標(biāo)NVIDIA日前發(fā)布的Vera Rubin NVL72機(jī)架方案。
NVIDIA的Vera CPU基于自研Arm IP，擁有88核176線程，兩者在AI數(shù)據(jù)中心的CPU角色上形成正面交鋒。
AMD公布的早期基準(zhǔn)測試顯示，第五代Turin（Zen 5）已經(jīng)領(lǐng)先NVIDIA的Vera，而第六代Venice（Zen 6）的優(yōu)勢更為顯著，在相近功耗下提供更高性能和更優(yōu)TCO。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
