十分之一！國(guó)產(chǎn)納米壓印量產(chǎn)8英寸光晶圓，完全繞開(kāi)ASML

2026年6月初，璞璘科技與力策科技合作，采用自主研發(fā)的PL-AS真空氣壓式晶圓級(jí)納米壓印光刻設(shè)備，配合定制化雙層壓印膠材料體系，在“完全避開(kāi)”傳統(tǒng)深紫外(DUV)光刻路線的情況下，實(shí)現(xiàn)了8英寸光芯片晶圓的可規(guī)模化量產(chǎn)，并將光芯片制造成本壓縮至傳統(tǒng)DUV方案的十分之一。

PL-AS真空氣壓式晶圓級(jí)納米壓印光刻機(jī)實(shí)拍圖，來(lái)源：璞璘科技

這一突破的亮點(diǎn)在于設(shè)備底層邏輯的革新。不同于光學(xué)曝光，納米壓印技術(shù)依靠“納米印章”物理壓印復(fù)制納米圖案。而璞璘科技選擇的“真空氣壓式”方案，又在業(yè)內(nèi)主流方案中找到了更優(yōu)解：采用“空氣墊”式面接觸壓印原理，解決了輥壓法線接觸模式帶來(lái)的晶圓表面受力不均、殘余層厚度偏差大的問(wèn)題；同時(shí)采用全域一次壓印，大幅提升了量產(chǎn)效率，解決了日本佳能步進(jìn)式壓印精度高但速度偏慢的痛點(diǎn)。根據(jù)公開(kāi)數(shù)據(jù)，PL-AS線寬分辨率小于10nm，晶圓整面壓印壓力均勻性誤差低于0.5%，殘余層厚度偏差控制在2nm以?xún)?nèi)。更關(guān)鍵的是，這套方案徹底摒棄了DUV光刻中昂貴復(fù)雜的光學(xué)系統(tǒng)，氣壓式設(shè)備結(jié)構(gòu)更簡(jiǎn)單，復(fù)合模板使用壽命可達(dá)傳統(tǒng)方案的5倍以上。

12寸晶圓光芯片壓印展示效果圖，來(lái)源：璞璘科技

成本優(yōu)勢(shì)為何能拉開(kāi)十倍差距

將單片芯片制造成本壓縮至DUV方案的十分之一，這個(gè)數(shù)字背后是一套系統(tǒng)性、結(jié)構(gòu)性的降本邏輯。大致可以梳理為三個(gè)層面：

第一，設(shè)備投入的陡降。一臺(tái)ASML的DUV光刻機(jī)價(jià)格動(dòng)輒數(shù)千萬(wàn)乃至上億美元，且采購(gòu)周期極長(zhǎng)；而納米壓印設(shè)備無(wú)需復(fù)雜的光學(xué)系統(tǒng)，氣壓式結(jié)構(gòu)大大降低了設(shè)備造價(jià)和設(shè)備復(fù)雜度。

第二，運(yùn)維成本的天壤之別。DUV光刻設(shè)備不僅采購(gòu)貴，日常維護(hù)和耗材成本同樣高昂；而納米壓印方案采用復(fù)合模板技術(shù)，模板使用壽命更長(zhǎng)，大幅降低了耗材成本。

第三，工藝集成的簡(jiǎn)并效應(yīng)。傳統(tǒng)DUV光刻制造光芯片時(shí)，面對(duì)從幾十納米到數(shù)微米的跨尺度復(fù)雜結(jié)構(gòu)，往往需要多道光刻工序和多臺(tái)設(shè)備配合；而納米壓印將所有這些結(jié)構(gòu)制作在同一片模板上，一次壓印即可完成復(fù)刻，大幅縮短了生產(chǎn)周期，降低了因多道工序累積導(dǎo)致的良率損耗。

納米壓印光刻技術(shù)量產(chǎn)激光雷達(dá)芯片樣品圖，來(lái)源：璞璘科技

目前，璞璘科技這套方案已在三大光芯片賽道完成量產(chǎn)驗(yàn)證：一是大口徑OPA激光雷達(dá)芯片，面向車(chē)載和智能終端市場(chǎng)；二是GaAs/InP脆性襯底上的光通信傳感芯片；三是8英寸硅光晶圓，適配AI算力爆發(fā)下的光互聯(lián)需求。從這套落地清單不難看出，璞璘科技選了一條非常務(wù)實(shí)的路——沒(méi)有直接去挑戰(zhàn)CPU/GPU等對(duì)缺陷率和套刻精度極度挑剔的邏輯芯片，而是先在結(jié)構(gòu)相對(duì)規(guī)律、對(duì)缺陷容忍度更高的光芯片賽道完成量產(chǎn)卡位。

爭(zhēng)議：商業(yè)化規(guī)模尚待驗(yàn)證

任何一項(xiàng)新技術(shù)在早期引發(fā)爭(zhēng)議，都再正常不過(guò)。行業(yè)內(nèi)的普遍焦慮和懷疑，主要聚焦在三個(gè)維度。

其一，量產(chǎn)規(guī)模、良率以及非光子芯片領(lǐng)域的適用性尚未得到充分驗(yàn)證。目前這套技術(shù)已實(shí)現(xiàn)8英寸晶圓的規(guī)模化量產(chǎn)，但璞璘科技尚未完整披露具體的良率、出貨量、客戶(hù)訂單及第三方獨(dú)立驗(yàn)證數(shù)據(jù)，商業(yè)化規(guī)模仍需持續(xù)跟蹤。

其二，納米壓印技術(shù)自身的短板仍在行業(yè)認(rèn)知中揮之不去：模板壽命短、缺陷率偏高、壓印速度偏慢。這些技術(shù)難點(diǎn)直接影響量產(chǎn)的經(jīng)濟(jì)性，也是此前制約納米壓印走向大規(guī)模產(chǎn)業(yè)應(yīng)用的核心瓶頸。

其三，對(duì)替代路徑的邊界要有清醒判斷。研究機(jī)構(gòu)SemiAnalysis指出，盡管納米壓印設(shè)備本身的成本更低，但其實(shí)際成本優(yōu)勢(shì)高度依賴(lài)于產(chǎn)能、模板生產(chǎn)、缺陷率、工藝集成水平等多重因素，短期內(nèi)難以撼動(dòng)DUV和EUV在先進(jìn)邏輯芯片制造領(lǐng)域的主導(dǎo)地位。也就是說(shuō)，它并非萬(wàn)能替代方案，而是特定賽道的“互補(bǔ)者”。

另一條重要線索：華為“韜定律”折射的系統(tǒng)性轉(zhuǎn)向

璞璘科技的突破并非孤立事件。2026年5月，華為半導(dǎo)體業(yè)務(wù)部總裁何庭波在國(guó)際電路與系統(tǒng)研討會(huì)（ISCAS）上正式發(fā)布“韜（τ）定律”，提出以“時(shí)間縮微”替代“幾何縮微”，不再執(zhí)著于縮小晶體管尺寸，而是通過(guò)系統(tǒng)性壓縮信號(hào)傳播時(shí)延來(lái)提升芯片性能。過(guò)去六年，華為基于這一框架已量產(chǎn)381款芯片。

韜定律的底層邏輯，是承認(rèn)在無(wú)法獲得EUV等先進(jìn)光刻設(shè)備的情況下，不再在摩爾定律的賽道上硬追，而是把發(fā)展重心轉(zhuǎn)向更實(shí)際的路徑——先進(jìn)封裝、三維集成、系統(tǒng)級(jí)性能優(yōu)化。這種思路在AI算力需求持續(xù)爆發(fā)的背景下尤其重要：光模塊、先進(jìn)封裝、半導(dǎo)體設(shè)備、EDA工具、高速互聯(lián)等細(xì)分賽道將獲得更持久的產(chǎn)業(yè)驅(qū)動(dòng)力。

如果將璞璘科技的納米壓印路徑、華為的韜定律放在同一張地圖上看，會(huì)發(fā)現(xiàn)一個(gè)共同的主題：在出口管制愈發(fā)嚴(yán)苛、先進(jìn)光刻設(shè)備獲取通道被封鎖的背景下，中國(guó)半導(dǎo)體產(chǎn)業(yè)正在系統(tǒng)性地探索多條差異化技術(shù)路線。材料、設(shè)備、架構(gòu)、封裝，每個(gè)環(huán)節(jié)都在尋找切實(shí)可行的突破點(diǎn)，短期內(nèi)各路線并行，在細(xì)分賽道上各自積累。

從另一個(gè)角度看，中國(guó)也手握自己的底牌——全球95%以上的鎵資源掌握在國(guó)內(nèi)，且已對(duì)鎵、鍺等關(guān)鍵材料實(shí)施出口管制。在化合物半導(dǎo)體、光電顯示等領(lǐng)域，這種資源稟賦是一條不可忽視的戰(zhàn)略?xún)?yōu)勢(shì)。

不過(guò)，納米壓印在光芯片賽道上的初步產(chǎn)業(yè)化，仍然是一個(gè)值得記下的節(jié)點(diǎn)。它用真金白銀的設(shè)備交付和晶圓量產(chǎn)，驗(yàn)證了一條“不依賴(lài)ASML”的可行通道。當(dāng)然，這離完全改變行業(yè)格局還有很長(zhǎng)的路要走——良率的穩(wěn)定爬坡、設(shè)備產(chǎn)能的提升、向更多芯片品類(lèi)的擴(kuò)展，每一步都伴隨巨大挑戰(zhàn)。

但我們也可以帶著問(wèn)題往下看：如果納米壓印技術(shù)在光芯片領(lǐng)域持續(xù)印證穩(wěn)定量產(chǎn)和高良率，你覺(jué)得它下一步最有希望在哪個(gè)細(xì)分領(lǐng)域?qū)崿F(xiàn)規(guī)?；娲抗β势骷?、MEMS還是邏輯芯片中的某些特定層級(jí)？歡迎在評(píng)論區(qū)聊聊你的判斷。