英特爾XBM，是什么？

圖：AI生成，非真實

英特爾 XBM 專利舍棄 HBM 硅中介層：后段晶體管 DRAM 搭配 UCIe，打造高性價比 AI 內(nèi)存

英特爾一份名為跨批次內(nèi)存（XBM）的全新高帶寬內(nèi)存架構(gòu)專利已于 2026 年 7 月 2 日公開，旨在解決當(dāng)前依賴中介層的 HBM 方案存在的封裝與良率瓶頸。核心創(chuàng)新點：將 DRAM 晶體管集成至芯片后道制程（BEOL）層，徹底取消成本高昂的硅中介層；同時采用速率 32 吉傳輸 / 秒的通用芯粒高速互聯(lián)（UCIe）串行鏈路，替代 HBM 的超寬并行物理層（PHY）。英特爾該架構(gòu)內(nèi)存裸片最高可堆疊 16 層，單顆裸片容量約 1.5GB；基底裸片搭載內(nèi)置自修復(fù)（BISR）電路與冗余備用通道，提升高層堆疊結(jié)構(gòu)的量產(chǎn)良率。

英特爾 XBM 是專利階段高帶寬內(nèi)存架構(gòu)，區(qū)別于傳統(tǒng) HBM，它將 DRAM 單元置于后道制程，取消硅中介層，改用串行 UCIe 互聯(lián)并內(nèi)置缺陷修復(fù)。該方案能降本、簡化封裝、提升良率，適配 AI 與高性能計算，但暫無量產(chǎn)產(chǎn)品與公開落地路線，僅為英特爾存儲技術(shù)研發(fā)構(gòu)想。

一、基礎(chǔ)信息類

Q1：英特爾最新曝光的新型內(nèi)存技術(shù)叫什么？專利何時提交？

A：技術(shù)名為XBM，全稱有兩種表述，Cross-Batch Memory跨批次內(nèi)存、eXtended Bandwidth Memory擴展帶寬內(nèi)存；專利最早2024年12月26日提交，2026年7月8日公開相關(guān)信息，商業(yè)化落地預(yù)計2030年之后。

Q2：英特爾研發(fā)XBM的核心目標(biāo)是什么？

A：1. 對標(biāo)、未來替代HBM4，解決當(dāng)下HBM缺貨、高價、高功耗痛點；

2. 取消昂貴硅中介層，降低AI芯片先進(jìn)封裝成本；

3. 緩解AI算力芯片“內(nèi)存墻”性能瓶頸，提升內(nèi)存帶寬與集成密度；

4. 封裝尺寸和HBM4持平，同時擴容性、量產(chǎn)良率優(yōu)于傳統(tǒng)HBM。

Q3：英特爾除XBM外，還有另一套HBM替代方案是什么？兩者有什么區(qū)別？

A：另一款是ZAM（Z-Angle Memory，Z軸角度內(nèi)存）。

1. 研發(fā)主體：XBM為英特爾獨立自研專利；ZAM是英特爾聯(lián)合軟銀旗下SAIMEMORY共同開發(fā)；

2. 核心技術(shù)路線：XBM革新DRAM存儲單元制程+UCIe串行互聯(lián)+新型封裝；ZAM主打熔融鍵合堆疊工藝；

3. 規(guī)格參數(shù)：ZAM堆疊9層傳統(tǒng)DRAM，層間硅片僅3微米，帶寬密度為HBM4兩倍；

4. 落地時間：ZAM2026年研討會亮相，2029年商用；XBM預(yù)計2030年后商用；

5. 定位：兩套差異化方案并行布局，覆蓋不同算力市場需求。

二、核心技術(shù)架構(gòu)類

Q4：傳統(tǒng)HBM存在哪些固有短板？

A：1. 依賴硅中介層，千比特級超寬并行總線布線復(fù)雜，封裝成本極高；

2. 1024bit超大并行位寬帶來封裝難度大、擴容成本持續(xù)走高；

3. AI算力迭代速度遠(yuǎn)快于內(nèi)存讀寫速度，形成嚴(yán)重“內(nèi)存墻”，限制芯片整體性能；

4. 傳統(tǒng)MoP封裝厚度增加300~350微米，需額外加固板抑制芯片翹曲，體積與成本進(jìn)一步上升。

Q5：XBM架構(gòu)第一大革新：DRAM存儲單元做了什么改動？

A：傳統(tǒng)DRAM存儲單元制作于前段制程FEOL底層硅基底；XBM將1T1C單晶體管單電容存儲單元轉(zhuǎn)移至后段制程BEOL，布置在晶體管上層金屬、通孔區(qū)域，搭配薄膜晶體管工藝。

優(yōu)勢：提升芯片面積利用率，可容納更多TSV硅通孔，拉高內(nèi)存集成密度、帶寬上限，契合英特爾“內(nèi)存疊放邏輯電路”技術(shù)路線。

Q6：XBM第二大革新：互聯(lián)接口和傳統(tǒng)HBM有何不同？

A：1. HBM：采用1024bit超寬并行PHY物理層，依賴硅中介層布線；

2. XBM：舍棄寬并行架構(gòu)，改用32GT/s速率UCIe通用芯粒串行互聯(lián)總線；

3. 數(shù)據(jù)傳輸邏輯：內(nèi)存裸片串行輸出數(shù)據(jù)至UCIe，基底裸片統(tǒng)一完成串并轉(zhuǎn)換，再轉(zhuǎn)發(fā)至計算裸片；

4. 優(yōu)勢：原生適配芯粒設(shè)計，省去硅中介層，封裝流程簡化、綜合成本更低；

5. 短板：32GT/s已是當(dāng)前UCIe標(biāo)準(zhǔn)速率上限，無額外性能冗余。

Q7：XBM內(nèi)存裸片基礎(chǔ)規(guī)格參數(shù)是多少？

A：1. 單顆裸片容量約1.5GB，整體容量區(qū)間0.5GB~5GB；

2. 存儲單元陣列：768個數(shù)據(jù)塊，32行×24列排布；

3. 通道架構(gòu)：8個主通道，每個主通道下設(shè)8條子通道；

4. 堆疊層數(shù)：基礎(chǔ)8層，最高可擴展至16層；

5. 工作主頻2GHz，依靠子通道、堆疊層數(shù)調(diào)控傳輸規(guī)模；

6. 層間互聯(lián)：TSV硅通孔溝槽通道+雙面高帶寬互聯(lián)HBI。

Q8：XBM如何解決堆疊良率低的問題？

A：基底裸片集成全套硬件修復(fù)系統(tǒng)：

1. 專用備用傳輸通道；

2. BISR內(nèi)置自修復(fù)電路、解碼、調(diào)試邏輯；

3. 4條冗余子通道存儲陣列；

可自動替補上層內(nèi)存裸片故障單元，大幅提升高層數(shù)堆疊量產(chǎn)良率。

三、封裝工藝相關(guān)問答

Q9：XBM配套的MoP封裝+反向懸伸結(jié)構(gòu)有什么優(yōu)勢？

A：1. 縮減Z軸厚度：傳統(tǒng)MoP加厚300~350微米，新結(jié)構(gòu)大幅降低堆疊總高度；

2. 省料降本：取消抑制芯片翹曲變形的加固板；

3. 供電簡化：電壓調(diào)節(jié)器可直接為DRAM供電，省去中轉(zhuǎn)電路；

4. 整體封裝尺寸與HBM4保持一致，但體積更小、封裝成本更低。

Q10：XBM整套硬件由哪些部件組成？

A：封裝基板、可選基底裸片、多層堆疊存儲裸片陣列，SoC模組兩側(cè)排布內(nèi)存堆疊結(jié)構(gòu)。

四、行業(yè)背景與風(fēng)險問答

Q11：當(dāng)前行業(yè)為何集中研發(fā)HBM替代內(nèi)存方案？

A：1. AI大模型算力爆發(fā)，HBM持續(xù)缺貨、售價高昂、功耗偏高；

2. HBM硅中介層+超寬并行架構(gòu)帶來封裝成本、擴容成本雙高；

3. AI芯片算力增速遠(yuǎn)超內(nèi)存帶寬提升速度，“內(nèi)存墻”成為性能核心瓶頸；

4. 行業(yè)不再只優(yōu)化計算芯片邏輯，轉(zhuǎn)向內(nèi)存堆疊、互聯(lián)接口技術(shù)突破。

Q12：英特爾過往有哪些DRAM研發(fā)項目？為何沒能量產(chǎn)？

A：此前推出混合內(nèi)存立方體HMC、多通道DRAM MCDRAM，均受多重技術(shù)壁壘制約，未能規(guī)模化商用；XBM是英特爾調(diào)整DRAM研發(fā)路線后推出的新一代方案。

Q13：XBM技術(shù)目前存在哪些不確定性與風(fēng)險？

A：1. 僅為18個月前提交的專利構(gòu)想，暫無實體產(chǎn)品、明確量產(chǎn)路線圖；

2. UCIe接口速率觸達(dá)標(biāo)準(zhǔn)上限，無性能升級冗余；

3. BEOL后段薄膜晶體管DRAM缺少大規(guī)模量產(chǎn)驗證；

4. 需同步對比HBM4E、自研ZAM的成本、性能、落地周期，才能驗證商業(yè)化價值。

五、行業(yè)通用補充

Q14：UCIe是什么？在XBM中起到什么作用？

A：UCIe是通用芯粒互聯(lián)行業(yè)標(biāo)準(zhǔn)，XBM采用32GT/s串行UCIe鏈路作為內(nèi)存與計算芯片的數(shù)據(jù)通道，替代傳統(tǒng)HBM并行總線，實現(xiàn)去中介層、芯粒模塊化設(shè)計。

Q15：TSV硅通孔在XBM里的作用？

A：作為多層內(nèi)存裸片之間垂直互聯(lián)通道，搭配雙面高帶寬互聯(lián)HBI，實現(xiàn)堆疊層之間高速數(shù)據(jù)互通，后段存儲工藝可容納更多TSV，進(jìn)一步拉高帶寬密度。

歡迎報名：ICDIA 2026 （第六屆中國集成電路創(chuàng)芯大會）