重慶
半導體行業正在進入一個新的轉折點。
過去幾十年，全球芯片產業幾乎都圍繞一個目標發展，那就是不斷縮小制程，依靠更先進的工藝提升性能。但隨著先進制程越來越接近物理極限，僅靠堆晶體管已經越來越難繼續突破。
就在近日，華為半導體負責人何庭波更新了《面向多層級電子系統的時間縮微理論》V2版本，也就是業內討論已久的”韜定律”。
相比5月份發布的V1版本，這一次最大的變化不是提出新理論，而是加入了大量工程驗證數據，同時進一步公開了麒麟和昇騰未來幾年的技術路線。
很多人看到”韜定律”都會覺得很復雜。
其實可以簡單理解，它不是繼續追求晶體管越來越小，而是盡可能縮短信號在整個芯片里的傳輸時間，讓系統整體運行得更快、更省電。
也就是說，未來芯片競爭的重點，可能不再只是制程，而是芯片架構、封裝、互連以及系統協同能力。
相比第一版論文，這次最大的看點，是華為開始用產品驗證理論。
論文新增了麒麟2026與麒麟9030 Pro的大量實測數據。在相同性能下，麒麟2026能夠把供電電壓進一步降低，整體功耗下降約41%，功率密度也進一步降低，說明這套設計思路已經開始進入工程驗證階段，而不僅停留在理論層面。
除此之外，華為還進一步細化了麒麟未來的發展路線。
包括Logic Folding（三維邏輯折疊）、Unified Bus統一總線、Hi-ONE光互連等核心技術，都有了更加明確的演進規劃。
移動平臺未來會逐步采用更多有源層堆疊，而昇騰AI平臺也將在2030年前后引入相關技術路線，希望把這套思路延伸到AI服務器和算力集群。
真正值得關注的是，華為開始把競爭方向改變了。
過去幾年，大家討論芯片，幾乎都會關注幾納米、跑分多少、頻率多高。
但如今全球先進制程越來越難繼續提升，未來決定芯片競爭力的，可能更多來自系統架構、芯片協同以及封裝技術。
這也是為什么英偉達不斷強化NVLink，蘋果持續優化軟硬件協同，高通越來越重視異構計算，而華為則選擇提出”時間縮微”這條新路線。
說到底，大家都在尋找”后摩爾時代”的新答案。
當然，目前的”韜定律”還不能說已經成功。
何庭波在論文中也明確表示，這仍是一套持續演進的工程體系，并非已經成熟的最終方案，未來仍需要EDA工具、產業鏈、行業標準等多方面共同推進。
不過，這次論文釋放出的信號已經非常明確。
華為未來的發展重點，不只是推出一顆新的麒麟芯片，而是在重新定義下一代芯片如何設計。
如果未來幾年麒麟和昇騰能夠持續驗證這套路線，那么半導體行業競爭的重點，也許真的會從”拼制程”逐漸轉向”拼架構、拼系統、拼協同”。
對于整個國產芯片產業來說，這或許比一顆旗艦芯片的發布，更值得關注。
參考文章：華為更新“韜定律”：細化了麒麟和昇騰演進路線 2026-07-04 23:43· 第一財經
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
