AI芯片“最后一段距離”，硅光子來了

隨著AI基礎設施持續擴張，芯片系統對數據傳輸速度、能耗和帶寬的要求越來越高。光子學正在從數據中心之間、機架之間，進一步走向封裝內部乃至芯片內部。

相比“能不能做”，行業現在更關心的是：如何以可控成本、可預測良率和可量產工藝，把光子器件真正集成進先進半導體系統。

過去多年，光互連已經能夠承擔遠距離的大規模數據傳輸。但最困難的一步始終是“最后一段距離”：讓光學器件足夠靠近計算引擎，減少高速電信號在電路板上的傳輸距離，并更早完成電光轉換。

日月光（ASE）首席執行官吳田玉在ECTC主題演講中表示：“將光器件靠近芯片，甚至集成到芯片內部，是一個巨大的物理挑戰，我認為我們并沒有真正意識到這有多難。我曾經和我的團隊討論過，在我的職業生涯中是否能看到這一目標實現。但今年我們已經開始批量出貨硅光子器件。未來20年，我們需要進一步完善方法論、架構設計和自動化流程，使其更加高效。至少我們已經邁出了第一步。”

數據傳輸成為系統級瓶頸

推動片上光子學加速落地的直接力量，來自AI基礎設施的變化。

如今，最有效的計算單元已經不再局限于單顆GPU或單臺服務器，而是擴展到整個機架、集群甚至數據中心。隨著模型規模、推理需求、內存流量和協同加速器數量持續增加，系統內部需要傳輸的數據量急劇上升。

在這種情況下，數據“移動”的能耗開始變得和數據“計算”的能耗同樣重要。

英偉達工藝開發工程總監桑迪普·拉茲丹（Sandeep Razdan）在iMAPS大會上表示：“如今真正驅動性能的并非每個GPU的浮點運算次數（FLOPS）、萬億次浮點運算次數（teraFLOPS）或千萬億次浮點運算次數（petaFLOPS），而是系統架構和系統整體性能。”

共封裝光器件的價值正在于此。它通過把光轉換模塊放到更靠近交換ASIC的位置，縮短高速電信號路徑，降低信號完整性維護成本，并減少鏈路功耗。單條鏈路的節能可能有限，但當網絡規模擴大到成千上萬條鏈路時，節能效益會在系統層面持續放大。

光子集成不是簡單“搬位置”

從架構上看，把光引擎從板邊移到ASIC附近似乎很直接：路徑更短、損耗更低、效率更高。

但進入封裝之后，光引擎不再是獨立模塊，而是要與邏輯芯片、電子集成電路、光子集成電路、光纖陣列、外部激光源、散熱系統和機械結構協同工作。

問題在于，這些組件的需求并不總是一致。光引擎需要靠近ASIC以降低電損耗，但ASIC本身又是主要熱源；高密度光纖陣列可以提升帶寬，卻會帶來更復雜的對準、處理和測試問題；更先進的封裝架構可能提升系統性能，同時也會壓縮工藝窗口，帶來新的良率挑戰。

安靠（Amkor）封裝開發高級總監蘇雷什·賈亞拉曼（Suresh Jayaraman）表示：“并非集成光子技術突然變得可以制造了，而是性能要求推動了這一轉變，整個行業都在爭先恐后地實現這一目標。”

前端和后端邊界被打破

光子集成電路首先仍然是前端制造問題。波導、調制器、諧振器、光柵和耦合器等結構，需要通過足夠精密的圖案化工藝來控制損耗，并保證晶圓級性能一致性。

不過，前端制造出性能優異的光子器件，只是第一步。光子芯片還必須連接到電子芯片、光纖或波導、透鏡、電源傳輸和熱管理結構。這些連接需要在工藝步驟、熱循環和器件生命周期中長期保持對準，同時還要滿足量產所需的成本和效率。

賈亞拉曼說：“因為我們需要將光學元件連接到光子集成電路（PIC）上，所以它的行為與普通芯片不同，這完全是我們以前從未接觸過的。我們不僅需要開發相應的工藝，還需要掌握相關的專業技術。”

這意味著，光子學正在把前端制造公差和后端封裝約束拉到同一個問題中。封裝不再只是電氣連接和機械可靠性問題，還必須同時處理熱、機械、光學和測試之間的復雜耦合。

熱量會直接改變光路

當光引擎進入封裝，熱管理的重要性進一步上升。對傳統ASIC來說，一定范圍內的溫度變化可能仍在電氣規格允許范圍內；但對光路而言，溫度會影響折射率、波長特性、耦合效率和插入損耗。

也就是說，熱量不僅影響可靠性，還會直接影響信號路徑。

泛林集團（Lam Research）先進封裝技術總監普拉哈拉德·帕爾坦加爾（Prahalad Parthangal）在IMAPS會議上表示：“溫度變化是導致光引擎從PCB邊緣遷移到封裝內部耗時較長的原因之一。這看起來很簡單，只需將光引擎從邊緣移到XPU或ASIC即可。但XPU或ASIC會產生大量熱量，這會在光路中引發問題，導致折射率系統發生變化，進而造成插入損耗。散熱管理涉及多個層和多個位置。”

因此，熱分析不能再放到設計末期作為驗證環節，而必須從架構階段就介入。封裝布局、光引擎位置、電氣路徑、機械結構和散熱方案都會相互影響。一旦后期才發現熱問題，往往需要跨多個領域重新調整設計。

新思科技（Synopsys）產品管理高級總監阿姆倫杜·謝卡爾·喬貝（Amlendu Shekhar Choubey）表示：“光子學對熱非常敏感，因此熱分析變得更加重要。進行全棧熱分析至關重要。你需要一個集成流程，使光學仿真和電學仿真能夠共存；還需要一個設計平臺，將電子設計、先進封裝和光子集成電路設計集成起來，從而能夠從架構設計到最終驗收，協同設計所有這些組件。”

材料和潔凈度成為關鍵變量

隨著封裝變得更大、更薄、更異質，材料堆疊的影響也在放大。載體晶圓、臨時鍵合層、模塑化合物和封裝材料都會影響結構在熱和機械應力下的表現。若熱膨脹系數匹配不佳，熱循環過程中就可能產生翹曲，并在多個工藝步驟中累積。

光學元件加入后，污染控制也變得更加嚴苛。在傳統電子封裝中，一些微小顆粒或殘留物可能只是工藝干擾；但在光子系統中，它們可能進入光學腔體、影響透鏡陣列或改變耦合效率，最終演變為功能缺陷。

賈亞拉曼說：“光線很容易因污染而衰減。對于普通的電子集成電路來說，這種清潔度還可以接受，但現在我們發現，即使是微透鏡陣列所在腔體內的一個小顆粒也會造成影響。這些腔體必須非常干凈。”

類似問題也出現在鍵合界面。即便是肉眼不可見的薄層殘留物，也可能影響焊料潤濕、連接可靠性和電氣性能。這使得清洗化學、殘留物去除、顆粒檢測和界面計量，都成為光子封裝量產中不可回避的問題。

量產能力取決于測試和生態協同

隨著光子器件進入封裝，測試環節也必須前移。光子集成電路、電子集成電路、光引擎、基板和光纖接口在組裝前都已具備較高價值。如果等到完整封裝完成后才發現問題，損失的將不只是單個器件，而是所有已投入組裝的合格組件。

因此，制造商需要在安裝昂貴電子芯片之前，就確認光子集成電路、光學連接、耦合效率和光路質量是否合格。

賈亞拉曼表示：“在安裝EIC芯片之前，我們先來測試一下光學器件，確保不會把EIC芯片安裝在光學器件性能不佳或衰減過大的位置。測試流程將會變得更加復雜，需要插入更多的測試元件。”

這也意味著，傳統電學測試流程需要擴展到光學參數。波長漂移、光功率、衰減和耦合損耗等指標，必須與電學性能一起評估。隨著AI系統中的光通道和電通道數量大幅增加，測試平臺也需要向更高容量、更高自動化程度演進。

除了測試，設計工具和設備生態也需要同步升級。片上光子學涉及代工廠、OSAT、EDA公司、材料供應商、設備供應商和系統設計方，彼此之間需要交換熱模型、機械屬性、材料特性、光學約束等更多信息。

喬貝表示：“這一直是多芯片設計大規模應用的瓶頸，因為你需要設計規則，你需要相關的輔助工具來實現流程自動化。如果沒有像成熟硅工藝那樣高度的自動化，這項技術就無法規模化發展。”

短期來看，行業不太可能收斂到單一架構。2.5D平臺、3D集成、嵌入式PIC、聚合物波導、外部激光源等方案都可能繼續存在。最終選擇取決于帶寬、傳輸距離、散熱預算、封裝形態、成本結構和具體應用場景。

結語：真正的挑戰是可制造性

光子技術能否與先進半導體系統集成，已經不是核心問題。從共封裝光器件到嵌入式光子集成電路，再到聚合物波導布線，行業已經給出了多種技術答案。

更困難的問題是：這些系統能否以穩定良率大規模制造，能否在關鍵節點被檢測，能否在投入過多昂貴組件之前識別出潛在缺陷。

吳田玉表示：“光刻工藝存在物理極限，行業距離該極限僅剩5至10年。封裝作為系統集成核心環節，結合電壓調節模塊、光子集成等技術，是突破系統集成瓶頸、完成系統性能優化的核心手段。”

未來，片上光子學大概率不會依靠單一架構或一次顛覆性突破實現量產，而會來自一系列持續改進：更準確的模型、更穩定的材料窗口、更清潔的界面、更早的測試插入、更完整的設計套件，以及圍繞明確工藝邊界構建的設備能力。

光學技術正在向邏輯芯片靠近，因為系統經濟性已經提出了明確需求。接下來的關鍵，是讓制造流程成熟到足以跟上這一趨勢。